Critérios da supressão do ESD para o projeto do PWB - promoção nova dos produtos do ESD - notícia - tecnologia do trabalho da segurança (Shenzhen) Co., limitado

Critérios de supressão de ESD para design de PCB

O layout do PCB é um elemento-chave da proteção contra ESD, e um projeto razoável de PCB pode reduzir os custos desnecessários de solução de problemas e retrabalho. No projeto de PCBs, devido ao uso de diodos supressores de tensão transitórios (TVS) para suprimir a injeção de carga direta devido à descarga de ESD, é mais importante no projeto de PCB superar o efeito de campo eletromagnético de interferência eletromagnética (EMI) gerado pela corrente de descarga. Este artigo fornecerá diretrizes de projeto de PCBs que podem otimizar a proteção contra ESD.

Macacão antiestático

Loop de circuito

A corrente é induzida no loop do circuito por indução, e esses loops são fechados e possuem um fluxo magnético variável. A magnitude da corrente é proporcional à área do anel. Loops maiores contêm mais fluxo magnético, o que induz uma corrente mais forte no circuito. Portanto, a área de loop deve ser reduzida.

O loop mais comum é mostrado na Figura 1, que é formado pela fonte de alimentação e pelo terra. Sempre que possível, projetos de PCB multicamada com planos de energia e terra podem ser usados. A placa de multicamadas não apenas minimiza a área da malha entre a fonte de alimentação e a terra, mas também reduz o campo eletromagnético de alta frequência gerado pelo pulso ESD.

LUVAS ESD (2)

Se uma placa multicamadas não puder ser usada, os fios para a linha de energia e aterramento devem ser conectados em uma grade, como mostrado na Figura 2. A conexão à rede pode funcionar como um plano de força e aterramento. Use vias para conectar os traços de cada camada. O espaçamento da conexão deve estar dentro de 6 cm em cada direção. Além disso, quando da fiação, a fonte de alimentação e os rastreios de terra o mais próximo possível também podem reduzir a área de loop, conforme mostrado na Figura 3.

Outra maneira de reduzir a área de loop e induzir corrente é reduzir os caminhos paralelos entre os dispositivos interconectados, veja a Figura 4.

Um cabo de proteção pode ser usado quando um cabo de sinal maior que 30 cm deve ser usado, como mostrado na FIG. Uma abordagem melhor é colocar a formação perto da linha de sinal. Quando a linha de sinal é usada, ela deve estar a 13 mm da linha de proteção ou da linha de aterramento.

Conforme mostrado na Figura 6, a linha de sinal longo (> 30 cm) ou a linha de energia de cada componente sensível é colocada em toda a sua linha de terra. As linhas cruzadas devem ser organizadas em intervalos regulares de cima para baixo ou da esquerda para a direita.

berços de dedo rosa esd

Comprimento de conexão do circuito

Uma linha de sinal longa também pode ser uma antena que recebe energia de pulso ESD. Usando uma linha de sinal mais curta, tanto quanto possível, pode reduzir a eficiência da linha de sinal como uma antena de campo eletromagnético ESD.

Tente colocar os dispositivos interconectados em locais adjacentes para reduzir o comprimento dos rastreamentos interconectados.

Injeção de carga à terra

A descarga direta do ESD no plano terra pode danificar circuitos sensíveis. Um ou mais capacitores de bypass de alta freqüência também são usados durante o uso dos diodos TVS, que são colocados entre a fonte de alimentação do componente consumível e o terra. O capacitor de bypass reduz a injeção de carga e mantém a diferença de tensão entre a fonte de alimentação e a porta de aterramento.

O TVS desvia a corrente induzida e mantém a diferença de potencial da tensão do grampo do TVS. TVS e capacitores devem ser colocados o mais próximo possível do IC protegido (veja a Figura 7). Certifique-se de que o TVS para o caminho de aterramento e o comprimento do pino do capacitor seja o mais curto para reduzir os efeitos de indutância parasita.

O conector deve ser montado na camada de platina de cobre no PCB. Idealmente, a camada de cobre-platina deve ser isolada do plano de terra do PCB e conectada ao bloco por uma linha curta.

Outras diretrizes para design de PCB

1. Evite organizar linhas de sinal importantes, como relógios e sinais de reset na borda da PCB;

2. Defina a parte não utilizada do PCB para o plano de terra

3. O fio terra do chassi e a linha de sinal estão afastados pelo menos 4 mm;

4. Mantenha a relação de aspecto do fio terra do chassi inferior a 5: 1 para reduzir o efeito de indutância;

5. Use diodos TVS para proteger todas as conexões externas;

Proteção da indutância parasitária no circuito

A indutância parasitária no caminho do diodo TVS pode causar um excesso excessivo de tensão no caso de um evento ESD. Apesar do uso de um diodo TVS, uma tensão de overshoot excessiva ainda pode exceder o limite de tensão de dano do IC protegido devido à tensão induzida VL = L × di / dt através da carga indutiva.

A tensão total à qual o circuito de proteção é submetido é a soma da tensão gerada pela tensão do grampo de diodo do TVS e a indutância parasitária, VT = VC + VL. Um transiente ESD induziu picos de corrente em menos de 1 ns (de acordo com IEC 61000-4-2), assumindo uma indutância de chumbo de 20 nH por polegada, comprimento de linha de um quarto de polegada e uma tensão de overshoot de 50V / 10A . A regra de design empírico é minimizar o efeito de indutância parasitária, projetando o caminho de derivação o mais curto possível.

Todos os caminhos indutivos devem considerar o loop de aterramento, o caminho entre o TVS e a linha de sinal protegida e o caminho do conector para o dispositivo TVS. A linha de sinal protegida deve ser conectada diretamente ao plano terra. Se não houver plano de terra, o loop de terra deve ser o mais curto possível. A distância entre o aterramento do diodo TVS e o ponto de aterramento do circuito protegido deve ser a mais curta possível para reduzir a indutância parasitária do plano de aterramento.

Finalmente, o dispositivo TVS deve estar o mais próximo possível do conector para reduzir o acoplamento transiente nas linhas próximas. Embora não haja caminho direto para o conector, este efeito de radiação secundária também pode causar mau funcionamento em outras partes da placa.

Critérios de Supressão de ESD para Design de PCB